PERCOBAAN 3
DAFTAR ISI
1. Jurnal [kembali]
Berikut adalah data jurnal yang kami dapat dari praktikum modul 3 percobaan 3
2. Alat dan Bahan [kembali]
a. Panel DL 2203C
b. Panel DL 2203D
c. Panel DL 2203S
d. Jumper
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Pada kedua IC terdapat 8 kaki input dan 6 kaki output, dimana input UP ketika diberi sinyal clock maka outputnya yaitu counter up akan mulai perhitungan dari 0 sampai nilai maksimal perhitungan IC nya (15 untuk IC 74193 dan 9 IC 74192). Sedangkan input DN jika diberikan sinyal clock maka outputnya adalah counter down dengan perhitungan dimulai dari nilai maksimal sampai ke 0
Dioda sendiri berfungsi untuk menyearahkan arus
Input MR (Master Reset) berfungsi untuk untuk mereset IC atau untuk menghapus output IC dengan menerapkan sifat active high, saat diberi logika 1 maka akan berlangsung menghapus nilai output IC menjadi 0 atau mengulang perhitungan
Input PL (Parallel Load) adalah pin input active low yang digunakan untuk memuat data ke IC. Dimana jika input ini aktif maka counter tidak terjadi, namun input dari Q akan menyesuaikan dengan input D dimana jika D bernilai 1 maka Q bernilai 1 juga
Terminal Count Up (TCU) dan Terminal Count Down (TCD) juga merupakan pin keluaran active low, Keluarannya selalu high dan akan menjadi Rendah setelah IC mencapai jumlah maksimum & minimum. Ketika sirkuit telah mencapai status hitungan maksimum (9 untuk LS192, 15 untuk LS193), transisi high ke low menyebabkan TCU menjadi low. TCU akan tetap low sampai input Up menjadi high lagi, begitupun untuk TCD.
5. Video Simulasi [kembali]
6. Analisa [kembali]
1. Jelaskan perbedaan percobaan 3a dan 3b
jawab :
Perbedaan antara percobaan 3a dan 3b terdapat pada rangkaiannya yaitu pada percobaan 3b terdapat gerbamg logika OR dan pada input gerbamg logika OR ini mendapat input clock diantaran kefua kakinya. Sehingga untuk kondisi toggle pada percobaan 3b tidak perlu dilakukan secara manual.
2. Mengapa pada saat PL aktif tidak dapat counter secara otomatis?
Jawab :
Seperti yang diketahui bahwa PL (parallel load) digunakan untuk memuat atau mengatur nilai pada register internal IC. Data yang dimuat tadi akan disimpan dalam register dan dapat diakses dan diproses oleh IC sesuai Dengan operasi yang dilakukan. Pada saat IC diaktifkan maka data akan dimuat ke dalam register.
3. Mengapa pada saat PL tidak aktif B1-B4 menjadi don't care?
Jawab :
Ketika kaki PL tifak aktif, IC tidak melakukan operasi pengaturan data melalui input parallel. Debagai gantinya, IC akan mengandalkan sinyal kontrol untuk menggerakkan operasi counting. Jika PL tidak aktif, maka sinyal clock yang digunakan tidak memberikan waktupada IC untuk bekerja.
7. Link Download [kembali]
simulasi rangkaian Rangkaian 3A
simulasi rangkaian Rangkaian 3B
Video simulasi klik disini
HTML klik disini
Datasheet IC 74193 klik disini
Datasheet Logicprobe klik disini
Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar