Laporan Akhir 1

 PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Simulasi

6. Analisa

7. Link Download

1. Jurnal [kembali]

Berikut adalah data jurnal yang kami dapat dari praktikum

2. Alat dan Bahan [kembali]

a. Panel DL 2203C

b. Panel DL 2203D

c. Panel DL 2203S

d. Jumper

3. Rangkaian Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

Pada percobaan 1 kondisi 12 memiliki prinsip kerja sebagai berikut:

J-K Flip-Flop

Seperti yang diketahui bahwa J-K flip flop adalah pengembangan dari R-S Pada rangkaian J-K Flip-Flop kondisi terlarangnya hilang atau ditiadakan. Pada inputan R-S terdapat bulatan kecil yang menandakan bahwa inputan ini bersifat aktif low atau akan aktif saat berlogika 0. sesuai dengan kondisi yang telah dipilih bahwasannya input masukan pada R berlogika 0 dan S berogika 1, maka R-S Flip-Flop akan aktif karena R-S Flip-Flop bekerja pada aktif low dan mengakibatkan J dan K tidak aktif, maka apapun yang dilakukan pada input J dan K tidak akan mempengaruhi output dari rangkaian tersebut (secara otomatis  bagian J-K tidak diperhatikan). Berdasakan inputannya tadi maka disini yang aktif itu adalah kaki reset, yang mana jika kaki reset aktif, maka akan menghasilkan output pada kaki Q berlogika 0 dan pada kaki Q’ berlogika 1. Dan hal ini sesuai dengan tabel kebenaran RS flip flop.

untuk output dari J-k flipfop kita dapat memperhatikan nilai inputan dari J maka didapatlah output Q yang bernilai sama dengan inputan J.

D Flip-Flop

Selanjutnya pada rangkaian sebelah kiri yang merupakan rangkaian D Flip-Flop, sesuai dengan kodisi dimana input B5= don’t care dan B6= clock, sehingga pada B5 ini kita misalkan berlogika 0, maka apabila berlogika 0 yang akan menghasilkan output 0 atau akan aktif low, Hal ini mengakibatkan D tidak aktif, apapun yang dilakukan pada input D tidak akan mempengaruhi rangakain atau outputnya.untuk keluaran dari reset adalah 0 dan 1 dan hal ini sudah sesuai dengan tabel kebenaran

5. Video Simulasi [kembali]

6. Analisa [kembali]

1. Bagaimana jika B0 dan B1 sama sama diberi logika , apa yang terjadi pada rangkaian?

jawab : 

Saat B0 dan B1 diberikan input logika 0, maka rangkaian akan dalam konfisi terlarang. Hal ini dikarenakan output yang dihasilkan pada JK flip flop dan D flip flop adalah logika 1 (Dimana output Q dan Q' memiliki nilai yang sama)

2. Bagaimana jika B3 diputuskan atau tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?

Jawab :

Pada saat clock diputus maka flip flop akan tetap pada keadaan sebelumnya dan ilai inputannya tidak akan berubah.Karena sebelumnya saya melakukan input 0 pada B0 dan B1 dan menghasilkan kondisi terlarang, maka saat clock diputus outputnya tetap pada kondisi terlarang

3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change dan kondisi terlarang pada flip flop

Jawab : 

-Kondisi toggle adalah konfisi dimana outputnya menyala secara bergantian antara dua nilai yang berlawanan (nilai logicprobe logika 1 dan 0)

 flip flop yang dapat mengalami kondisi toggle : 

• T flip flop -> jika inputannya sama sama logika 1

• JK flip flop -> saat J dan K dineri input 1 secara bersamaan

- Kondisi not change adalah kondisi dimana saat flip flop dineri masukan namin tidak terjadi perubahan pada outputnya.

flip flop yang dapat mengalami kondisi not change :

• D flip flop -> saat input D adalah clock (konstan)

• Rs flip flop -> saat input R dan S tidak berubah (konstan)

- kondisi terlarang adalah kondisi dimana output yang dihasilkan rangkaian (Q dan Q') memiliki nilai yang sama.Hal ini terjadi saat input R S flip flop sama sama berlogika 1

7. Link Download [kembali]

simulasi rangkaian klik disini

Video simulasi klik disini

HTML klik disini

Datasheet D flip-flop klik disini

Datasheet J-K flip-flop klik disini

Datasheet Logicprobe klik disini

Datasheet Switch klik disini